Louis Farcis

This study investigates the enhancement of double magnetic tunnel junction (DMTJ) performance through the integration of an assistance layer with perpendicular magnetic anisotropy. The diameter of the device and the thickness of the storage layer are identified as the key parameters that define thermal stability and switching speed. Both macrospin-model simulations and experimental measurements confirm that an increase in effective anisotropy produces faster switching. Previous reports confirmed that dual-spin torque mechanisms can be achieved with a hard polarizer or by introducing a thinner assistance layer alternative, but this can reduce tunneling magnetoresistance. In this work, by tuning the capping magnesium oxide, higher tunneling-magneto resistance values are achieved. Quasi-static measurements reveal that the highest spin-transfer torque efficiency is obtained when the effective anisotropy is maximized. Write-error-rate measurements, performed as a function of pulse width down to 7 ns, are analyzed with a new unified model introduced in this work, which combines ballistic and thermally activated regimes. One main result of this work shows that reducing the thicknesses of storage and assistance layers decreases the characteristic switching time τsw and that τsw further exhibits a clear dependence on device diameter, consistent with domain-wall-mediated switching dynamics, thereby indicating enhanced switching speed in the ballistic regime. The unified model introduces a characteristic switching time associated with minimum reversal energy, enabling the definition of a new figure of merit based on this minimum energy. The analysis highlights a trade-off where enhancing the ratios of thermal stability to current leads to longer characteristic switching times and higher write energy. These findings provide a comprehensive understanding of the factors that influence DMTJ performance and offer strategies to optimize their design for low-energy magnetic memory applications.

Cellule MRAM neuromorphique pour l'Intelligence Artificielle: La constante évolution de la société en termes de besoin computationnel tend vers les applications d'intelligence artificiel qui étaient autrefois réservés exclusivement à l'Homme. Le développement d'algorithme reposant sur l'apprentissage profond a rendu possible le dépassement des capacités du cerveau humain dans ces domaines de prédilections comme la reconnaissance d'images et de paroles, la prise de décision et les problèmes d'optimisation. Pourtant, les réseaux de neurones artificiels capable de résoudre ces problèmes repose de manière intensive sur d'énorme quantité de donnés et requiert de nombreuses opérations en parallèle. Quand ces algorithmes tournent sur des architectures classiques de type Van Neumann où l'unité de calcul est séparée de l'unité mémoire, la latence du réseau et son énergie consommée augmente exponentiellement avec sa taille. De ce constat, la communauté scientifique commença a développé des schémas informatiques inspiré du cerveau afin de surpasser les limitations observées. En particulier, les réseaux de neurones impulsionnels ont été prédit par W. Maass en 1997 comme étant un candidat adapté à la maximisation du dispersement des opérations dans le réseau tout en démontrant des performances égales, sinon meilleures, aux premières générations de réseaux de neurones. Jusqu'à maintenant, des circuits intégrés orienté vers une application donnée (ASICs) ont été développé par des industriels tel que Intel ou IBM pour émuler des réseaux de neurones impulsionnels, se basant sur des technologies courantes CMOS. Le nombre de transistors nécessaire pour accomplir certaines fonctionnalités critique propre aux réseaux de neurones, comme les neurones impulsionnels, sont toujours très important, ce qui n'est pas souhaitable dans une stratégie de réduction de miniaturisation poussées.Dans ce contexte, de nouvelles solutions ont été proposé pour reproduire les caractéristiques synaptiques et neuronales tout essayant de réduire un maximum l'empreinte physique et la consommation énergétique. En outre, différent type de nano-synapses reposant sur des mémoires émergeantes non-volatile ont exploré des poids synaptiques multi-niveaux ainsi que la reproduction des fonctions mémoires court-terme et long-terme. Parmi elles, les solutions basées sur une technologie spintronique sont celle les plus matures d'un point de vue industriel puisque les mémoires à accès direct magnétique (MRAM), pouvant servir de synapses binaires, ont déjà atteint le marché international depuis une dizaine année. Pourtant, l'existence d'un neurone impulsionnel compatible avec une synapses spintroniques est toujours manquant dans la littérature actuelle.Cette thèse prend donc sa place dans ce contexte de développement de nouvelles solutions spintroniques afin d'émuler un neurone impulsionnel. Les jonctions tunnels magnétiques (JTMs) largement utilisées en spintronique pour leur endurance en tant que mémoire tout en démontrant des énergies d'écriture et de lecture très faible ainsi qu'une compatibilité "back-end of line" et CMOS. La solution élaborée dans ce présent manuscrit prends l'avantage des JTMs pour concevoir un neurone impulsionnel basé sur la dynamique "windmill". Le concept de JTM à double couche libre est modélisé, nano fabriqué et caractérisé électriquement pour donner une perspective constructive sur son potentiel utilisation en tant que neurone impulsionnel.

Spintronic devices have recently attracted a lot of attention in the field of unconventional computing due to their non-volatility for short- and long-term memory, nonlinear fast response, and relatively small footprint. Here we demonstrate experimentally how voltage driven magnetization dynamics of dual free layer perpendicular magnetic tunnel junctions can emulate spiking neurons in hardware. The output spiking rate was controlled by varying the dc bias voltage across the device. The field-free operation of this two-terminal device and its robustness against an externally applied magnetic field make it a suitable candidate to mimic the neuron response in a dense neural network. The small energy consumption of the device (4-16 pJ/spike) and its scalability are important benefits for embedded applications. This compact perpendicular magnetic tunnel junction structure could finally bring spiking neural networks to sub-100 nm size elements.