Nguyen Dang Chien

Low bandgap and line tunneling techniques have demonstrated the most effectiveness in enhancing the on-current of tunnel field-effect transistors (TFETs). This study examines the mechanisms and designs of channel-buried oxide and a laterally doped pocket for a very low bandgap line-TFET. Numerical TCAD simulations show that the channel-buried oxide is needed to prevent off-state lateral tunneling while still maintaining the on-state vertical tunneling. The buried oxide pillar should be high so that the channel is thin, about 10 nm thick, to completely suppress the tunneling leakage. The dopant pocket is required to trigger the line tunneling earlier than the point tunneling to improve the subthreshold swing and on-current. Increasing the pocket concentration or decreasing the pocket thickness both cause an increase not only in the vertical band bending but also in the effective gate-insulator thickness. Because of the trade-off between these two operation parameters, for a given thickness/concentration, there exists an optimal concentration/thickness of the pocket to maximize the on-current. The on-current is optimized using a heavy, thin pocket, for which the band bending is maximized and the effective gate-insulator thickness is minimized. For the fabrication feasibility using existing doping techniques, the pocket concentration and thickness should be 1019 cm-3 and 4 nm, respectively, to maximize the on-current of the InAs line-TFET.

Scaling down the body thickness (T _b) of double-gate tunnel field-effect transistors (DG-TFETs) is helpful in suppressing short-channel effects, but it may give rise to thin-body effects (TBEs). Based on 2D device simulations, this study examines the mechanisms and influences of TBEs in DG-TFETs as T _b is scaled down. Differently from previous beliefs, the on-current degradation in thin-body DG-TFETs is not mainly caused by the volume effect, but rather by a newly defined TBE named lateralization effect. This is because the lateralization of tunneling direction significantly increases tunnel width, whereas the reduction of tunneling volume is quite limited due to narrow tunneling regions. To study the T _b-dependence of current, therefore, the vertical tunneling has to be taken into consideration. When considered as a TBE, the fringing field effect caused by reduction in T _b is not significant in degrading the on-current of thin-body DG-TFETs because the narrow tunneling regions are strongly gate-controlled. The only TBE that enhances the on-current is the coupling effect, but its role is only significant for low-bandgap bodies in which the coupling effect can efficiently promote the tunneling towards the body center. Not as previously thought that the quantum confinement effect monotonically increased, it even decreases as T _b decreases down to sub-10 nm before turning to increase, thanks to the space sharing between proximate local quantum wells. A comprehensive understanding of the TBEs is useful for providing design insight, especially for determining the optimal T _b to maximize the on-current.

This work numerically elucidates the effects of transverse scaling on Schottky barrier charge-trapping cells for energy-efficient applications. Together with the scaled gate structures and charge-trapping dielectrics, variations in bias conditions on source-side injection are considered for properly operating Schottky barrier cells in low-power or high-efficiency applications. A gate voltage of 5 to 9 V with a drain voltage of 1 to 3 V was employed to program the Schottky barrier cells. Both the non-planar double-gate gate structure and scaled dielectric layers effectively improve the source-side programming. When the gate voltage of 5 V was operated, there were roughly two orders of magnitude greater injected gate currents observed in the ONO-scaled double-gate cells. Five successive programming-trapping iterations were employed to consider the coupling of trapped charges and Schottky barriers, examining the differences in physical mechanisms between different design options. The gate structures, dielectric layers, and gate/drain voltages are key factors in designing transverse scaled Schottky barrier charge-trapping cells for low-power and high-efficiency applications.

Kỹ thuật điện môi cực cổng dị cấu trúc không chỉ giúp giảm dòng lưỡng cực mà còn làm tăng dòng mở của transistor trường xuyên hầm (tunnel field-effect transistr (TFET)). Dựa trên mô phỏng hai chiều, chúng tôi nghiên cứu vai trò và thiết kế của lớp điện môi dị cấu trúc trong TFET đơn và lưỡng cổng. Kết quả cho thấy vai trò và thiết kế của chuyển tiếp điện môi dị cấu trúc phía nguồn trong TFET đơn và lưỡng cổng hầu như giống nhau. Tuy nhiên, vai trò và thiết kế của chuyển tiếp điện môi dị cấu trúc phía máng rất khác nhau trong TFET đơn và lưỡng cổng. Trong cả hai cấu trúc, vị trí tối ưu của chuyển tiếp phía nguồn không phụ thuộc vào tỉ số bề dày ô-xít tương đương của các lớp điện môi có độ điện thẩm cao và thấp. Khi tăng tỉ số này, sự tăng dòng mở nhờ chuyển tiếp phía nguồn đầu tiên tăng (tỉ số < 12) và rồi bão hòa (tỉ số > 12). Đối với chuyển tiếp phía máng, vai trò của nó trong việc tăng dòng mở rất hạn chế trong TFET lưỡng cổng (mọi tỉ số) nhưng lại lớn trong TFET đơn cổng (tỉ số < 12). Khi tỉ số < 12, vị trí tối ưu của chuyển tiếp phía máng trong TFET lưỡng cổng xa cực nguồn hơn 2-3 nm so với trong TFET đơn cổng. Khi tỉ số > 12, vị trí tối ưu của chuyển tiếp phía máng trong TFET lưỡng cổng không phụ thuộc vào tỉ số này, nhưng trong TFET đơn cổng lại phụ thuộc. Những khác biệt trên là do các giếng thế định xứ trong hai cấu trúc có độ sâu khác nhau.